English version Bulgarian version

EINE UMGEBUNG ZUM TESTEN UND VERIFIKATION VON KOMMUNIKATIONSSCHEMATA

  

Struktur der Umgebung

Beispiel 1: Rotation von einem 8-Bit-Vektor mittels des Operators CASE

1.1 Erstellen von einem neuen Projekt MyCase und einer neuen Datei mycase.vhd im Texteditor Galaxy

1.2 Verhaltenssimulation des Projekts MyCase im Simulator Active-HDL Sim

Beispiel 2: Arbeitsreihenfolge mit dem Grafikeditor ACTIVE-HDL FSM zur Eingabe der Spezifikation einer Schaltung durch endliche Automaten (FSM)

2.1 Erstellen eines Projekts vom endlichen Automaten mit dem Grafikeditor ACTIVE-HDL FSM in der Datei binctr.asf.

2.2 Generieren des VHDL-Codes von der Spezifikation des endlichen Automaten (FSM)

2.3 Simulation der Soda-Maschine im Simulator Active-HDL Sim von Warp

2.4 Beispiel mit Tausch der Prioritšten im endlichen Automaten im Projekt drink2

Beispiel 3: Projektieren mit Hilfe von VHDL und Realisierung auf ULTRA37000 eines Demultiplexors in der Umgebung zum Testen und zur Verifikation von programmierbaren Schaltungen

3.1 Erstellen eines neuen Projekts demultiplexor und einer neuen Datei demultiplexor.vhd im Text-Editor Galaxy

3.2 Verhaltenssimulation  des Projekts in Active-HDL Sim

3.3 Programmieren der Platine mit dem Programm ISR (In-System-Reprogrammable)

Beispiel 4: Testen und Verifikation von einer programmierten Schaltung von einem Demultiplexor mit Hilfe eines Generators und eines Logikanalysators

Dateiformate und Transfer von Dateien in der Umgebung

www.cypress.com

Home