# Указания за работа с програмата WARP 6.2

Указанията за работа в програмата **WARP 6.2** са представени за проект на еднобитов полусуматор, който включва две събираеми А и **B** и на изхода се получават сума **S** и остатък **C**. Ползвани са материали от [1].

1.Създаване на нов проект и нов файл в редактора Galaxy

Най-напред се стартира редактора Galaxy:

## Start > Programs > WARP > Galaxy

1) Създаване на нов проект My Half Adder:

Създайте нов проект: File > New > Project (Target – Device ) > OK

Попълнете информацията в полето **Project Information**:

**Project type : VHDL** 

**Project name: My Half Adder** 

## Project Path: C:\ My Project \ My Half Adder

За да продължите натиснете бутон:

Попълнете информацията в полето: Add files to the project

Файл създаден по-рано можете да добавите следвайки:

- Натиснете на бутона: Вrowse
- Намерете и изберете желания файл
- Натиснете бутона:
- За да продължите натиснете бутона: Next

Ако няма файлове, които да добавите натиснете директно бутона: Next

Попълнете информацията за използваната програмируема логика в полето: Select target device

Next

Add

Използваната програмируема схема CPLD на фирмата Cypress се задава със следните опции: ULTRA 37000 > C37256 > CY37256P160-83AC

В диалоговия прозорец Select Target Device се избират фамилията (PLD, CPLD и т.н.) и подфамилията на програмируема схема (Ultra37000, Flash, MAX и т.н.). Избраната схема се характеризира с корпус, брой изводи, температурен диапазон, брой макроклетки и максималната честота.

Select Target Device	? 🛛
Device: Ultra 37000 - c37032 - c37064 - c37128 - c37128 - c37192 - c37256 - c37384 - c37512 - c37032v - c37064v	Package:           CY37256P160-154AC           CY37256P160-125AC           CY37256P160-125AC           CY37256P160-125AL           CY37256P160-125AL           CY37256P160-83AL           CY37256P160-83AL           CY37256P160-83AL           CY37256P160-83AL           CY37256P160-83AC           CY37256P160-83AC           CY37256P160-83AL           CY37256P208-125NL           CY37256P208-125NL           CY37256P208-83NL           CY37256P208-83NL
Device/package: c37256, CY37256P208-1 In-System Reprogrammable (TM) CPLD Number of macrocells = 256 Plastic Quad Flatpack Package (PQFP) fmax = 154MHZ, Temp Range:Commercial	54NC (0 C to +70 C) < Back Finish Cancel

Фигура 4. Конфигурация на CPLD

За да излезете от прозореца натиснете б	Finish	
Потвърдете запазването на проекта:		_
Do you want to save the new project >	Yes	

2) Създаване на нов файл HalfADD.vhd в проекта My Half Adder:

Създайте нов файл: File > New > Text File

Прозорецът за обработка на файла става достъпен и на първа линия се появява label 1.

Запазете новия файл следвайки опциите: File > Save

Попълнете	информацият	га в полет	o Save as:	File name:	HalfADD.vhd
**	-	Sava			

Натиснете бутона

		? 🛛
My Half Adder ( bahaviour) ik 9	▼ & £	<b>₩</b> •
HalfADD.vhd		Save
	My Half Adder (bahaviour) nk g HalfADD.vhd All Files (* *)	My Half Adder ( bahaviour) 💽 🖨 <table-cell></table-cell>

Фигура 5. Прозорец на VHDL редактора

Добавете към проекта новия създаден файл чрез опцията: Project > Add Files

3) Компилиране на проекта

Compiler Options				
Synthesis Messaging				
Goal C Area Speed Optimization Effort None Normal Exhaustive 1/0 Disable Bus-Hold Voltage:	Tech Mapping Float Pins Float Nodes Retain XOR's Factor Logic Keep Polarity Disable Latch Synthesis Global Low Power Mode ✓ Choose FF Type C D C T C Optimal Node Cost: 10 ▼			
C 3.3V © 5.0V Default Slew Rate:	Simulation Timing Model: Active-HDLSim/Active-VHDL ViewSim SpeedWave ModelT 1164/VHDL Symphony			
	VerilogXL VeriBestVerilog ChronologicVCS 1364.//erilog			

Фигура 6. Задаване на опциите на компилатора

Изборът на опциите на компилатора е много важен. Диалоговият прозорец за задаването на опциите дава възможност да бъдат избрани:

- целевата функция на проекта (максимална скорост или минимална площ);
- вида на оптимизацията- опростяването на булевите уравнения от проекта с цел да се използват по-малко ресурси и за да се имплементира проекта в дадена схема:
  - ✓ **попе** никаква оптимизация;
  - ✓ normal стандартна оптимизация ориентирана към програмируемата схема;

- ✓ exhaustive стандартна оптимизация с някои допълнителни предварителни оптимизации, предлага се ако е много голям проекта и има трудности да се побере върху избраната схема. Използва се основно за FPGA и по-малко за CPLD;
- входните и изходни параметри:
  - ✓ захранващо напрежение (3,3V или 5V);
  - ✓ стръмност на волтовете (fast -стръмни или slow-полегати);
  - ✓ фиксиран на неизползваните изходи избрано е ниво Z, т.е. висок импданс или най- ниското ниво на приоритет
- техника на имлементиране избрана е опцията Choose FF (FlipFlop) Туре -> Optimal, което позволява самата програма да избира вида на ползваните тригери Т и D.
- параметри на симулацията избор на timing model за симулацията с ACTIVE-HDL SIM

Изберете опцийте на Компилатора:

### **Project > Compiler Options**

След което въведете избраният timing model:

### Simulation > Timing model: 1164/VHDL

Задайте главния файл в проекта чрез :

### **Project > Set Top**

Изберете главния файл на проекта и го компилирайте чрез:

### **Compile > Selected Files**

След което самият проект може да бъде компилиран чрез:

### **Compile > Project**

Ако компилирането завърши успешно в долния прозорец се извежда съобщение, като е показано на фигура 7.

Ако има грешки в създадения файл, те трябва да бъдат редактирани докато съобщението "Compilation Succesful" се изпише на последния ред.

My_n_bit_ADD [Device - CY37256P160-83AC] - Galaxy - [my_n_bit_ADD.vhd]	- 2 🗙
En File Edit View Format Project Compile Templates Bookmarks Tools Window Help	- 6 ×
□ ☞ 문 Ø   ※ 貼 ඬ ❷   # \$4 \$5 \$7 \$7 E E E   + ◆   \$ \$8 \$8 \$9   \$7 \$10   10 \$	
Image: Source File: Peace May         10         end my_m_bit_ADD;           Image: Source File: Peace May         12         atchitecture arch of my_m_bit_ADD is           Image: Source File: Peace May         13         atchitecture arch of my_m_bit_ADD is           Image: Source File: Peace May         13         atchitecture arch of my_m_bit_ADD is           Image: Source File: Peace May         13         atchitecture arch of my_m_bit_ADD is           Image: Source File: Peace May         13         atchitecture arch of my_m_bit_ADD is           Image: Source File: Peace May         10         Control (1)         atchitecture arch of my_m_bit_ADD is           Image: Source File: Peace May         10         Control (1)         Control (1)         atchitecture arch of my_m_bit_ADD           Image: Source File: Peace May         10         Control (1)         Control (1)         atchitecture arch of my_m_bit_ADD           Image: Source File: Peace May         10         Control (1)         Control (1)         Atchitecture arch of my_m_bit_ADD           Image: Source File: Peace May           Image: Source File: Peace May         Image: Source File: Peace May         Image: Source File: Peace May         Image: Source File: Peace May           Image: Source File: Peace May <td>×</td>	×
<pre>1 Linking 'C:\Program Files\CypressWarp\lb\common\work\cypress.vif'. 2 Linking 'C:\Program Files\CypressWarp\lb\common\work\cypress\cypress\lf'. 2 Linking 'C:\Program Files\CypressWarp\lf\common\work\cypress\lf'. 2 Linking 'C:\Program Files\Cypress\lf'. 2 Linking 'C:\Program Files\Cypress\lf'. 2 Linking 'C:\Program</pre>	simule
Compiler ( Errors & Warrings ) Search in Files /	•

Фигура 7. Съобщение след успешна компилация.

4) Файлове създадени по време на компилирането

Файловете създадени по време на компилирането са изброени в първия прозорец, след избиране на третия бутон **Output Files View**, както е показано на фигура 8.



Фигура 8. Файлове създадени по време на компилирането – видими след натискането на бутона: Output f Files View

След компилирането на главния (top) файл в проекта се създава нова папка с името VHD. Компилаторът създава нов файл с разширение .vhd ( HalfADD.vhd ) и го запазва в горната директория. Този файл ще бъде използван по-късно за симулацията с ACTIVE-HDL SIM. Фигура 9 показва част от файла myproject.vhd създаден от компилатора GALAXY.



Фигура 9. Файл HalfADD.vhd създаден от компилатора

Компилирането на проекта създава два файла:

HalfADD.jed – JEDEC файл, който ще бъде използван при програмирането на

CPLD

HalfADD.rpt – REPORT файл, който съдържа цялостен доклад от компилирането на проекта.

Фигура 10 Показва част от файла myproject.jed, а фигура 11 част от файла myproject.rpt

Cypress cy37256p160 Jedec Fuse File: MyHalfAdder.jed This file was created on 05/22/2009 at 15:02:39 by C37KFIT.EXE 22/DEC/2000 [v4.02] 6.2 IR 27 cy37256p160\* QP160\* Number of Pins\* QF136704\* Number of Fuses\* F1\* Note: Default fuse setting 1\* G0\* Note: Security bit Unprogrammed\* NOTE DEVICE cy37256p160\* NOTE PACKAGE cy37256p160-83ac\* NOTE PROPERTY BUS HOLD ENABLE\* NOTE PINS b:19 a:22 s:152 c:156 \* NOTE NODES \* NOTE NODES \* L000000 ..... L008542 \* Note: PIM Interconnect LAB 16\* L136671 0\* Note: High/Low Power\* L136672 11000\* Note: 19 \* L136677 11000\* Note: 22 \* L136682 11000\* Note: 99 \* L136687 11000\* Note: 102 \* L136692 1100\* Note: 59 \* L136696 1\* Note: BUS HOLD ENABLE/DISABLE\* L136697 0000000\*Note: STATIC FUSES \* Note: Fuse Checksum\* C2777\* U000000000000000 \* Note: User Device ID \* D8CD

Фигура 10. Част от съдържанието на файла HalfADD.jed създаден от компилатора (целият

файл от примера е дълъг 2950 реда )

Следва съдържанието на REPORT файла.

-	  -
-  -  -  CYPRESS	  -  -  -
-  -  -	-  - Warp VHDL Synthesis Compiler: Version 6.2 IR 28.4  - Copyright (C) 1991-2001 Cypress Semiconductor
	' 
Compiling: MyHal Options: -yu -e1 MyHalfAdder.hie -	fAdder.vhd 0 -w100 -o2 -ygs -fO -fP -v10 -dc37256 -pcy37256p160-83ac -b MyHalfAdder.vhd -u uch0000
 Created 4 PLD no	des.
opld: No errors.	
PLD Optimizer So	ftware: DSGNOPT.EXE 31/03/2000 [v4.02] 6.2 IR 27
nput File(s): MvH	
Device : cy372 Package : cy37 ReportFile : MyH	alfAdder.pla 256p160 7256p160-83ac alfAdder.rpt
Device : cy372 Package : cy37 ReportFile : MyH Program Controls: COMMAND LAI COMMAND US COMMAND PR	alfAdder.pla 256p160 2256p160-83ac alfAdder.rpt SUBUAGE_VHDL erCode 000000000000000000000000000000000000
Device : cy372 Package : cy37 ReportFile : MyH Program Controls: COMMAND LAI COMMAND USE COMMAND PR Signal Requests: GROUP DT-OP GROUP USEPC GROUP FAST_ Completed Succes	alfAdder.pla 256p160 7256p160-83ac alfAdder.rpt NGUAGE_VHDL erCode 000000000000000 OPERTY BUS_HOLD ENABLE ?T ALL DL ALL _SLEW ALL ssfully
Device : cy372 Package : cy37 ReportFile : MyH Program Controls: COMMAND LAI COMMAND USI COMMAND USI COMMAND PR Signal Requests: GROUP DT-OP GROUP USEPC GROUP USEPC GROUP FAST_ Completed Succes	alfAdder.pla 256p160 7256p160-83ac alfAdder.rpt 
Device : cy372 Package : cy372 Package : cy37 ReportFile : MyH Program Controls: COMMAND LAI COMMAND USE COMMAND PR Signal Requests: GROUP DT-OP GROUP USEPC GROUP FAST_ Completed Succes 	alfAdder.pla 256p160 7256p160-83ac alfAdder.rpt 
Device : cy372 Package : cy372 Package : cy372 ReportFile : MyH Program Controls: COMMAND LAI COMMAND USE COMMAND PR Signal Requests: GROUP DT-OF GROUP USEPC GROUP USEPC GROUP FAST_ Completed Succes PLD Optimizer So OPTIMIZATION O Messages: Information: Optim S Information: Sele C	alfAdder.pla 256p160 7256p160-83ac alfAdder.rpt NGUAGE_VHDL erCode 00000000000000 OPERTY BUS_HOLD ENABLE PT ALL DL ALL SLEW ALL SSTURY ftware: DSGNOPT.EXE 31/03/2000 [v4.02 ] 6.2 IR 27 OPTIONS (15:02:39) mizing logic using best output polarity for signals: ected logic optimization OFF for signals:
Device : cy372 Package : cy372 Package : cy372 Package : cy372 Package : cy372 Program Controls: COMMAND LAI COMMAND USE COMMAND PR Signal Requests: GROUP DT-OF GROUP DT-OF GROUP USEPC GROUP FAST_ Completed Succes PLD Optimizer So OPTIMIZATION O Messages: Information: Optimis Information: Sele C Summary: Error C	alfAdder.pla 256p160 256p160-83ac alfAdder.rpt NGUAGE_VHDL erCode 00000000000000 OPERTY BUS_HOLD ENABLE PT ALL DL ALL SLEW ALL SLEW ALL ssfully ftware: DSGNOPT.EXE 31/03/2000 [v4.02 ] 6.2 IR 27 PTIONS (15:02:39) mizing logic using best output polarity for signals: exted logic optimization OFF for signals: exted logic optimization OFF for signals:

PLD Optimizer Software: LOGIC MINIMIZATION Messages:	MINOPT.EXE 01/NOV/1999 [v4.02 ] 6.2 IR 27 ()
Summary: Error Count = 0	Warning Count = 0
Completed Successfully	
PLD Optimizer Software:	DSGNOPT.EXE 31/03/2000 [v4.02] 6.2 IR 27
OPTIMIZATION OPTIONS	(15:02:39)
Messages: Information: Optimizing Ba	inked Preset/Reset requirements.
Error Count = 0	Warning Count = 0
Completed Successfully	
PLD Compiler Software:	C37KFIT.EXE 22/DEC/2000 [v4.02] 6.2 IR 27
DESIGN EQUATIONS	(15:02:39)
c = a * b s = /a * b + a * /b	
Completed Successfully	
PLD Compiler Software:	C37KFIT.EXE 22/DEC/2000 [v4.02] 6.2 IR 27
DESIGN RULE CHECK	(15:02:39)
Messages: None.	
Summary: Error Count = 0	Warning Count = 0
Completed Successfully	

PLD Compiler Software: C37KFIT.EXE 22/DEC/2000 [v4.02] 6.2 IR 27 PARTITION LOGIC (15:02:39)Messages: Information: Initializing Logic Block structures. Information: Forming input seeds. Information: Checking for duplicate NODE logic. Information: Forming input seeds. Information: Assigning fixed logic to Logic Blocks. Information: Processing banked global preset, reset and output enable. Information: Separating output logic set to GND/VCC. Information: Validating Logic Block's with pre-placed signals. Information: Separating input register logic. Information: Assigning initializing equations to empty Logic Blocks. Information: Separating output combinatorial logic. Information: Separating disjoint output logic. Information: Separating output node logic. Information: Compacting Logic Block interconnect. .+.. Summary: Error Count = 0 Warning Count = 0 Completed Successfully \_\_\_\_\_ \_\_\_\_\_ PLD Compiler Software: C37KFIT.EXE 22/DEC/2000 [v4.02] 6.2 IR 27 DESIGN SIGNAL PLACEMENT (15:02:39) Messages: Information: Fitting signals to Logic Block A. Information: Fitting signals to Logic Block B. Information: Assigning Signals to Macrocells. Information: Assigning Product Terms to Allocator Information: Routing signals to Logic Blocks. Summary: Error Count = 0 Warning Count = 0 Completed Successfully PLD Compiler Software: C37KFIT.EXE 22/DEC/2000 [v4.02] 6.2 IR 27 LOGIC BLOCK A PLACEMENT (15:02:39) Information: Macrocell Utilization. Description Used Max I/O Macrocells 0 | 8 | Buried Macrocells | 0 | 8 | PIM Input Connects | 0 | 36 | 0 / 52 = 0 %

PLD Compiler Software:	C37KFIT.EXE 22/I	DEC/2000 [v4.02] 6.2 IR 27	
PINOUT INFORMATION	(15:02:39)		
Device: cy37256p160 Package: cy37256p160-83	3ac		
1       : GND         2       : Not Used         3       : Not Used         4       : Not Used         5       : Not Used         6       : Not Used         7       : Not Used         8       : Not Used         9       : Not Used         10       : GND         11       : Not Used         12       : Not Used         13       : Not Used         14       : Not Used         15       : Not Used         16       : Not Used         17       : Not Used         18       : Not Used         19       : b         20       : VCC         21       : GND         22       : a         23       : Not Used         25       : Not Used         26       : Not Used         27       : Not Used         28       : Not Used         30       : Not Used         31       : GND         32       : Not Used         33       : Not Used         34       : Not Used         35       : Not Used	41       : GND         42       : Not Used         43       : Not Used         44       : Not Used         45       : Not Used         46       : Not Used         47       : Not Used         48       : Not Used         49       : Not Used         50       : GND         51       : Not Used         52       : Not Used         53       : Not Used         54       : Not Used         55       : Not Used         56       : Not Used         57       : Not Used         58       : Not Used         59       : Not Used         60       : VCC         61       : GND         62       : VCC         63       : Not Used         64       : Not Used         65       : Not Used         66       : Not Used         67       : Not Used         68       : Not Used         71       : GND         72       : Not Used         73       : Not Used         74       : Not Used         75       : Not Used<	81       : GND         82       : Not Used         83       : Not Used         84       : Not Used         85       : Not Used         86       : Not Used         87       : Not Used         88       : Not Used         89       : Not Used         90       : GND         91       : Not Used         92       : Not Used         93       : Not Used         94       : Not Used         95       : Not Used         96       : Not Used         97       : Not Used         98       : Not Used         97       : Not Used         98       : Not Used         97       : Not Used         98       : Not Used         100       : VCC         101       : GND         102       : Not Used         103       : Not Used         104       : Not Used         105       : Not Used         106       : Not Used         107       : Not Used         108       : Not Used         110       : Not Used         111	121       : GND         122       : Not Used         123       : Not Used         124       : Not Used         125       : Not Used         126       : Not Used         127       : Not Used         128       : Not Used         129       : Not Used         130       : GND         131       : Not Used         132       : Not Used         133       : Not Used         134       : Not Used         135       : Not Used         136       : Not Used         137       : Not Used         138       : Not Used         139       : Not Used         139       : Not Used         140       : VCC         141       : GND         142       : VCC         143       : Not Used         144       : Not Used         145       : Not Used         146       : Not Used         147       : Not Used         148       : Not Used         150       : Not Used         151       : GND         152       : s         153<
40.000			

\_\_\_\_\_ C37KFIT.EXE 22/DEC/2000 [v4.02] 6.2 IR 27 PLD Compiler Software: **RESOURCE UTILIZATION (15:02:39)** Information: Macrocell Utilization. Description Used Max Dedicated Inputs 0 | 1 | Clock/Inputs 2 4 | I/O Macrocells | 2 | 128 | Buried Macrocells | 0 | 128 | PIM Input Connects | 2 | 624 | 6 / 885 = 0 % Required Max (Available) CLOCK/LATCH ENABLE signals 0 20 Input REG/LATCH signals 0 133 Input PIN signals 2 5 Input PINs using I/O cells 0 0 2 Output PIN signals 128 Total PIN signals 4 133 Macrocells Used 2 256 Unique Product Terms 3 1280 -----\_\_\_\_ PLD Compiler Software: C37KFIT.EXE 22/DEC/2000 [v4.02] 6.2 IR 27 PRESET/RESET AND OUTPUT ENABLE COMBINATIONS PRESET: NONE-COMBINATORIAL **RESET : NONE-COMBINATORIAL** CLOCK PT : NULL Total unique inputs = 2 count of output equations = 2==>OE: GND or VCC count of OE equations = 2PLD Compiler Software: C37KFIT.EXE 22/DEC/2000 [v4.02] 6.2 IR 27 JEDEC ASSEMBLE (15:02:39)Messages: Information: Processing JEDEC for Logic Block 1. ..... Information: Processing JEDEC for Logic Block 16. Information: JEDEC output file 'MyHalfAdder.pin' created. Information: JEDEC output file 'MyHalfAdder.jed' created. Summary: Warning Count = 0 Error Count = 0Completed Successfully at 15:02:39

```
_____
PLD Compiler Software: C37KFIT.EXE 22/DEC/2000 [v4.02] 6.2 IR 27
TIMING PATH ANALYSIS (15:02:39) using Package: cy37256p160-83ac
Messages:
     _____
Signal Name | Delay Type | tmax | Path Description
-----
        _____
cmb::s[152]
inp::a
     tPD 15.0 ns 1 pass
_____
cmb::c[156]
inp::a
     tPD 15.0 ns 1 pass
_____
Worst Case Path Summary
------
      tPD = 15.0 ns for s
Summary:
      Error Count = 0 Warning Count = 0
Completed Successfully
```

За да симулирате проекта стартирайте симулатора ACTIVE-HDL SIM чрез : Tools > ACTIVE-HDL Sim

# 2. Симулация на проект чрез ACTIVE-HDL SIM

Стъпките, които трябва да бъдат следвани при симулация с ACTIVE-HSL SIM са представени в детайли.

# 1) Отваряне на файла .vhd създаден от компилатора

Отворете файла създаден от компилатора:

## File > Open VHDL

Отворете файла в директорията VHD създадена от в проекта, за пример:

## D:\myproject\vhd\HalfADD.vhd

## 2) Избор и определение на сигналите, които трябва да бъдат изведени

Изведете списък на сигналите в проекта чрез:

### Waveform > Add signals

Прозорецът със списъка на сиганлите е представен във фигура 12. Изберете сигналите, които трябва да се изведад и натиснете бутона Add

		173 object(s)		
P 💶 Root :		Name	Value	~
🕀 💶 INST_0 : c37koreg		⊳ cin	Unavailable	100
INST_1 : c37koreg		🗢 cout	Unavailable	
INST_2: c37koreg		🗢 s1	Unavailable	
• • • INST_3: c37km		D- X	Unavailable	
+ + + INST_4: C37Km		⊳y	Unavailable	
		™ jed_node2	2 Unavailable	
• • INST 7 : c37kmux		≁ jed_node2	2 Unavailable	
🖶 🕂 INST_8 : c37kmux		™ jed_node2	2 Unavailable	
🕀 💶 INST_9: c37kmux	~	™ jed_node2	25 Unavailable	~

Фигура 12. Списък на сигналите в проекта.

Избраните сигнали се появяват на екрана както е показано на фигура 13.

🌰 Active-HDL S	Sim (my_n_bi	_ADD) - Waveform2 *			
File Search View	Design Simul	cion Waveform Tools Help			
) 🎽 📽 🔛 🛛 🕱		▶ ►I ► 100ns ÷ ≪ No simulation			
X <b>`B C</b> ] ⊭					
Name	Value	Sti 1 20 1 40 1 60 1 80 1 100 1 120 1 140 1	160 i 18		
i≪ x					
D- y					
₽- cin					
🗢 s1					
⇔ cout					

Фигура 13. Сигналите на екрана.

## 3) Задаване на входните сигнали в ACTIVE-HDL SIM

Входящите сигнали трябва да бъдат определени:

- Изберете сигнал;
- Натиснете десният бутон на мишката;

- В менюто, което се появява изберете Stimulators;
- Прозорецът, който се появява е показан на фигура 14;

Stimulators			? ×
Signals Hotkeys Predefined			1
Signals: Name Type	Stimulator type: Clock Custom Formula Hotkey Predefined Value	Strength:	T
🔲 Display paths	Apply		
			Close

Фигура 14. Позорец за сигналите и техниоте определения

Изберете типа на сигнала, който най-добре пасва на вашето описание и дефинирайте сигнала. В показания пример сигналът е от тип – тактов генератор и с честота 1 MHz.

Stimulators	? ×
Signals Hotkeys Predefined Signals: Name Type	Stimulator type: Strength: Clock  Clock Clock Strength: 50 % Frequency: 1MHz
Display paths	Apply Close

Фигура 15. Дефиниция на тактов генератор с честота 1 MHz

Дължината на импулса може да бъде настройвана.

След като тактовия генератор е дефиниран натиснте бутона Арріу, за да свържете дефиницията и сигнала.

## 4) Определяне на времето за симулация

Времето за симулация се определя в прозореца в горния край на екрана.

### 5) Симулация и времедиаграми

За да стартирате симулация натиснете бутона, който се намира пред прозореца където определихме времето за симулация.

След като симулацията завърши резултатите за сигналите се появяват на екрана. За подобра видимост използвайте бутоните Zoom in и Zoom out .

Формите на вълните са показани на фигура 16.

File Search View Design Simulation Waveform Tools Help		
🛛 🎬 📾 🖌 🗱	📃   🐼   🤞	▶ ► ► 100ns
] X ℡ Ē   ∽ ∽   <mark>┣</mark> Q ↔ ┣   ♥ Q Q Q   ៕ ៕   ≝ ⋿   # #   ★ % % %		
Name	Value	Sti 1 + 5 + 1 + 10 + 1 + 15 + 1 + 20 + 1 + 25
₽-a	1	
⊷ь	1	
Φc	1	
÷s	0	

Фигура 16. Времедиаграми получени от симулацията на проекта My Half ADD

Спрете симулацията чрез: Simulation > End simulation

Нова симулация с нови сигнали например може да бъде стартирана чрез:

#### Waveform > Clear waveforms

#### **Simulation > Initialize simulator**

И стартирайте симулацията отново.

[1] Galia Marinova, Claude Fernandès, WARP 6.2. Step-by-step, e-book, CNAM- Paris, France, 2000