

Пример 3: Проектиране и реализация върху схема Ultra37000 на демултиплексор описан на VHDL в Средата за тестване и верификация на комуникационни схеми
Автори: Мария Дамянова, Галя Маринова, 20.09.2009 г.

Пример 3: Проектиране и реализация върху схема Ultra37000 на демултиплексор описан на VHDL в Средата за тестване и верификация на комуникационни схеми

Спецификацията на схемите е:

В този пример ще проектираме регулатор за демултиплексор с един входен сигнал **a** (с по-висока честота), един управляващ сигнал **c** (с по-ниска честота) и два изходни сигнала **b** и **d**. Когато стойността на **c** е 1, тогава на **b** присвояваме стойността на **a**. Когато стойността на **c** е 0, на **d** присвояваме стойността на **a**.

Входните сигнали са дефинирани, както следва:

Signal	Type	Frequency
a	clock	100 kHz
c	clock	10 kHz

Представени са подробно:

- създаването на нов проект demultiplexor и нов файл demultiplexor.vhd в текстовия редактор Galaxu
- симулирането на поведението на проекта demultiplexor в симулатора Active-HDL Sim
- програмирането на платката с програмата ISR (In-System-Reprogrammable)